PAT-NO: JP411110280A

DOCUMENT-IDENTIFIER: JP 11110280 A

TITLE: SEMICONDUCTOR MEMORY SYSTEM

PUBN-DATE: April 23, 1999

INVENTOR-INFORMATION:

NAME COUNTRY TODA, HARUKI N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY TOSHIBA CORP N/A

APPL-NO: JP09269779

APPL-DATE: October 2, 1997

INT-CL (IPC): G06F012/00, G11C007/00, G11C011/401

ABSTRACT:

PROBLEM TO BE SOLVED: To construct a system that can simply perform a decision of a timing of a strobe signal for a data fetch and can cope with any flight time.

SOLUTION: A longest flight time measurement circuit 33 consists of a <u>delay</u> part 34 which delays a system clock CK and whose <u>delay</u> time is controlled by a return clock from a dual inline <u>memory module(DIMM) and a delay register part</u> 35 for <u>storing delay</u> condition in this <u>delay</u> part 34. Another delay part 36 is provided, contents of a delay register part 35 is inputted to this delay part 36, which is controlled so that a delay equal to that of the delay part 34 is generated. An output of this delay part 36 is given to a control buffer 38 for receiving read-out data DQ from the DIMM as a data fetch signal.

COPYRIGHT: (C)1999,JPO

12/13/05, EAST Version: 2.0.1.4

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-110280

(43)公開日 平成11年(1999)4月23日

(51) Int.Cl. ⁶		識別記号	FΙ		
G06F	12/00	564	G06F	12/00	5 6 4 A
G11C	7/00	3 1 3	G11C	7/00	3 1 3
	11/401			11/34	3 6 2 Z

審査請求 未請求 請求項の数12 OL (全 12 頁)


		14.11.11.11	水間水 間が火の灰に した (主 に 人)		
(21)出願番号	特顧平9-269779	(71)出顧人	000003078 株式会社東芝		
(22)出顧日	平成9年(1997)10月2日	(72)発明者	神奈川県川崎市幸区堀川町72番地 (72)発明者 戸田 春希 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内		
		(74)代理人	弁理士 鈴江 武彦 (外6名)		

(54) 【発明の名称】 半導体メモリシステム

(57)【要約】

【課題】データフェッチのためのストローブ信号のタイミングの決定を容易に行うことができ、どのようなフライトタイムにも対応できるシステムを構成することができることを特徴とする。

【解決手段】最大フライトタイム測定回路33は、システムクロックCKを遅延し、その遅延時間がDIMMからのリターンクロックで制御される遅延部34と、この遅延部34における遅延状態を記憶する遅延レジスタ部35とから構成される。別の遅延部36が設けられ、この遅延部36には遅延レジスタ部35の内容が入力され、先の遅延部34と同等の遅延が生じるように制御される。この遅延部36の出力は、DIMMからの読み出しデータDQを受けるコントロールバッファ38にデータフェッチ信号として与えられる。



【特許請求の範囲】

【請求項1】 メモリ及びこのメモリを制御するコントローラとを有し、上記コントローラはシステムクロックに同期して上記メモリにアクセスし、あるアドレスからデータを読み出してコントローラに取り込み、あるアドレスへのデータのアクセスにおいてデータ出力開始のクロックからそのアドレスのデータが取り込み可能になるまでの時間であるフライトタイムがアドレスによって異なる半導体メモリシステムにおいて、

上記コントローラは、

上記メモリに保持されたデータの一連のアクセスを始める前に、一連のアクセスのフライトタイムの異なるアドレスのフライトタイムの最大値を測定し、レジスタの状態として保持する最大値測定手段と、

一連のデータアクセスの際に、上記最大値測定手段で測定され、保持されたレジスタの状態に基づいて、データ出力開始のクロックを上記フライトタイムの最大値に相当する時間だけ遅延して、データ取り込みを行うタイミング信号を発生するタイミング信号発生手段とを備えていることを特徴とする半導体メモリシステム。

【請求項2】 前記メモリが、複数のメモリチップを有するメモリモジュールであることを特徴とする請求項1 に記載の半導体メモリシステム。

【請求項3】 前記最大値測定手段は、一連のアクセスの際にも、その都度フライトタイムを測定し、フライトタイムの最大値に応じてレジスタの状態が更新されるように構成されていることを特徴とする請求項1又は2に記載の半導体メモリシステム。

【請求項4】 前記最大値測定手段は、前記メモリがデータ出力と同期して出力する制御信号を用いて前記フラ 30 イトタイムの最大値を測定することを特徴とする請求項 1ないし3のいずれか1つに記載の半導体メモリシステム

【請求項5】 メモリ及びこのメモリを制御するコントローラとを有し、上記コントローラはシステムクロックに同期して上記メモリにアクセスし、あるアドレスからデータを読み出してコントローラに取り込み、あるアドレスへのデータのアクセスにおいてデータ出力開始のクロックからそのアドレスのデータが取り込み可能になるまでの時間であるフライトタイムがアドレスのグループ 40によって異なる半導体メモリシステムにおいて、

上記コントローラは、

上記メモリに保持されたデータの一連のアクセスを始める前に、一連のアクセスの各グループ毎のフライトタイムの異なるアドレスのフライトタイムそれぞれの最大値を測定し、レジスタの状態として保持する複数の最大値測定手段と、

一連のデータアクセスの際に、アクセスするグループに 記第2の遅延線の出力に同期し 応じて対応する上記複数の最大値測定手段で測定され、 み手段をさらに具備したことを 保持されたレジスタの状態に基づいて、データ出力開始 50 記載の半導体メモリシステム。

のクロックを上記フライトタイムの最大値に相当する時間だけ遅延して、データ取り込みを行うタイミング信号を発生する複数のタイミング信号発生手段を備えていることを特徴とする半導体メモリシステム。

【請求項6】 前記メモリが、複数のメモリチップを有するメモリモジュールであることを特徴とする請求項5 に記載の半導体メモリシステム。

【請求項7】 前記複数の各最大値測定手段は、一連の アクセスの際にも、そのアクセスのグループ毎のフライトタイムを測定し、グループ毎のフライトタイムの最大 値に応じて各レジスタの状態が更新されるように構成さ れていることを特徴とする請求項5又は6に記載の半導 体メモリシステム。

【請求項8】 前記モジュール間でアクセスが切り替わるときに、モジュール間のフライトタイムの時間差をクロックサイクルタイムで割った値を越えない最大の整数に1を加えたサイクルの間、データ出力を全てのモジュールで行わないように制御する制御手段をさらに具備したことを特徴とする請求項6に記載の半導体メモリシス20 テム。

【請求項9】 前記最大値測定手段は、クロックを伝達する第1の遅延線と、クロックが上記第1の遅延線を通過した状態をその部分の遅延線の出力に応じて記憶するレジスタ部とを有し、

前記タイミング信号発生手段は、上記クロックが供給され、遅延時間が上記レジスタ部の記憶内容に応じて設定される第2の遅延線を有することを特徴とする請求項1ないし8のいずれか1つに記載の半導体メモリシステム。

30 【請求項10】 メモリと、

上記メモリに保持されたデータの一連のアクセスを始める前に、第1のクロックを上記メモリに出力するクロック出力手段と、

上記第1のクロックを遅延し、上記第1のクロックを受けた上記メモリからのデータ読み出しに同期して上記メモリから出力される第2のクロックを受けた後にリセットされる第1の遅延手段と、

上記第1の遅延手段のリセット直前の遅延状態を記憶する記憶手段と、

0 上記第1のクロックが供給され、遅延時間が上記記憶手段の記憶内容に応じて設定される第2の遅延線とを具備したことを特徴とする半導体メモリシステム。

【請求項11】 前記クロック出力手段は、一連のアクセスの際にも、前記第1のクロックを前記メモリに出力するように構成されていることを特徴とする請求項10に記載の半導体メモリシステム。

【請求項12】 前記メモリからの読み出しデータを前記第2の遅延線の出力に同期して取り込むデータ取り込み手段をさらに具備したことを特徴とする請求項10に記載の半導体メモリシステム。

3

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はSDRAM(シンクロナスDRAM)とそのコントローラが実装されたボード上でデータ転送を行う半導体メモリシステムに係り、特に高速な信頼性のある同期型データ転送を実現する半導体メモリシステムに関する。

[0002]

【従来の技術】半導体メモリはパソコン等に実装される 際にDIMM (Dual Inline Memory Module)として使 10 用されるのが一般的である。すなわち、DIMMでは、 図16の平面図に示すようにメモリチップ81が8個と か16個実装され、DIMM基板両面にプリントされた コネクタピン82を通してデータや信号の入出力が行わ れる。また、パソコン等におけるメモリボードでは、一 般に4個のDIMMが実装可能なように、4個のソケッ トと、DIMMを制御するコントローラとを備えてい る。 図17は、コントローラ83とDIMMとが搭載さ れたメモリボードの概念図を示している。コントローラ 83からはDIMM(DIMM1~DIMM4)上のメ 20 モリチップを同期して制御するための共通のクロックC LKが各DIMMに送られる。また、各DIMMからは 共通のデータバスを介して64ビットのデータがコント ローラ83へ同時転送される。

[0003]

【発明が解決しようとする課題】このようなコントローラとDIMMとを備えた半導体メモリシステムにおいて問題となるのが、コントローラがどのようなタイミングでDIMMからのデータをフェッチするかということである。コントローラと各DIMMとの間の距離はそれぞ30れ異なるので、クロックCLK及びデータのフライトタイムが異なり、コントローラがどのDIMMにアクセスしたかでデータのフェッチタイミングが異なってくる。【0004】図18のタイミングチャートを用いてこの事情を説明する。図18では図17中のDIMM1とDIMM4のアクセス状況を示している。この場合、各DIMMは、データを101010…というように異なるデータを交互に出力する。

【0005】コントローラについては、データが出力さ 体メモリシステムにおいて、れることを期待するクロックCLKを先頭にしてCLK 40 メモリに保持されたデータのを示しており、図中の矢印はその先頭クロックからのフライトタイムを示している。コントローラがDIMM1 異なるアドレスのフライトタからデータを受け取る場合と、DIMM4から受け取る 定し、レジスタの状態として場合とで、共通のデータフェッチタイミングを作るには、図中、斜線を施した期間(データウィンドウ)内にストローブ信号を立てることが必要である。しかし、このデータウィンドウはボードの状態やDIMMの実装状態によって変化し、場合によってはDIMM間で共通のデータウィンドウをとることが不可能な場合も生じてしまう。このようなデータフェッチのためのストローブ信 50 えていることを特徴とする。

4

号のタイミングの決定方式と、どのようなフライトタイムにも対応できるシステムをどう作るかが高速なメモリボードのシステムを実現上で問題点となる。

【0006】この発明は上記のような事情を考慮してなされたものであり、その目的は、データフェッチのためのストローブ信号のタイミングの決定を容易に行うことができると共に、どのようなフライトタイムにも対応できるシステムを構成することができ、もって高速なメモリボードのシステムが実現できる半導体メモリシステムを提供することである。

[0007]

【課題を解決するための手段】この発明の半導体メモリ システムは、メモリ及びこのメモリを制御するコントロ ーラとを有し、上記コントローラはシステムクロックに 同期して上記メモリにアクセスし、あるアドレスからデ ータを読み出してコントローラに取り込み、あるアドレ スへのデータのアクセスにおいてデータ出力開始のクロ ックからそのアドレスのデータが取り込み可能になるま での時間であるフライトタイムがアドレスによって異な る半導体メモリシステムにおいて、上記コントローラ は、上記メモリに保持されたデータの一連のアクセスを 始める前に、一連のアクセスのフライトタイムの異なる アドレスのフライトタイムの最大値を測定し、レジスタ の状態として保持する最大値測定手段と、一連のデータ アクセスの際に、上記最大値測定手段で測定され、保持 されたレジスタの状態に基づいて、データ出力開始のク ロックを上記フライトタイムの最大値に相当する時間だ け遅延して、データ取り込みを行うタイミング信号を発 生するタイミング信号発生手段とを備えていることを特 徴とする。

【0008】この発明の半導体メモリシステムは、メモ リ及びこのメモリを制御するコントローラとを有し、上 記コントローラはシステムクロックに同期して上記メモ リにアクセスし、あるアドレスからデータを読み出して コントローラに取り込み、あるアドレスへのデータのア クセスにおいてデータ出力開始のクロックからそのアド レスのデータが取り込み可能になるまでの時間であるフ ライトタイムがアドレスのグループによって異なる半導 体メモリシステムにおいて、上記コントローラは、上記 メモリに保持されたデータの一連のアクセスを始める前 に、一連のアクセスの各グループ毎のフライトタイムの 異なるアドレスのフライトタイムそれぞれの最大値を測 定し、レジスタの状態として保持する複数の最大値測定 手段と、一連のデータアクセスの際に、アクセスするグ ループに応じて対応する上記複数の最大値測定手段で測 定され、保持されたレジスタの状態に基づいて、データ 出力開始のクロックを上記フライトタイムの最大値に相 当する時間だけ遅延して、データ取り込みを行うタイミ ング信号を発生する複数のタイミング信号発生手段を備

【0009】この発明の半導体メモリシステムは、メモリと、上記メモリに保持されたデータの一連のアクセスを始める前に、第1のクロックを上記メモリに出力するクロック出力手段と、上記第1のクロックを遅延し、上記第1のクロックを受けた上記メモリからのデータ読み出しに同期して上記メモリから出力される第2のクロックを受けた後にリセットされる第1の遅延手段と、上記第1の遅延手段のリセット直前の遅延状態を記憶する記憶手段と、上記第1のクロックが供給され、遅延時間が上記記憶手段の記憶内容に応じて設定される第2の遅延 10線とを具備したことを特徴とする。

[0010]

【発明の実施の形態】以下、図面を参照してこの発明の実施の形態について説明する。まず、この発明の半導体メモリシステムで使用されるDIMMの構成例について、図1を用いて説明する。なお、図1ではDIMM上のSDRAMチップは省略してある。この発明の半導体メモリシステムでは、SDRAMはデータ出力と同時にリターンクロックとしてのDQSを出力する。例えば、64ビットのデータ幅のDIMMに搭載された各SDR 20 AMはDQS出力を持つが、DIMM全体としては4つのDQSピンを持つことになる。また、各SDRAMからデータを読み出す際に入力するクロックCLKとリターンクロックDQSが受け持つデータビット長数は16となる。

【0011】図2ないし図5は、SDRAMの様々な構成と、その構成のチップを用いて構成した様々なDIM Mの例を示す平面図である。なお、図2ないし図5において一点鎖線を施した領域は図1のDIMMの半分の部 30 分に相当している。

【0012】図2に示した×16のSDRAMは、DIMM上に4個のバンク(4Banks)を有し、16個のSDRAMチップが搭載されている。図はDIMMの半分について示している。secondary side (裏面)はDIMMの基板を透かしてみたイメージであり、primary side (表面)と基板を挟んで表裏両面にSDRAMチップが実装されている。この例では、×16のSDRAMチップが全部で16個搭載されているので、DIMMのデータ幅64ビットでは同時に4チップとのみデータの授受を行えば良く、全体で4バンク構成となる。各バンクに割り当てられたチップをBO、B1、B2、B3として示すが、それぞれ1つのCLKピン、DQSピンは各バンクを構成する4チップに図示のように共通に接続されることになる。

【0013】図3に示した×8のSDRAMは、DIM M上に2個のバンクを有し、16個のSDRAMチップ が搭載されている。図はDIMMの半分について示して いる。secondary sideはDIMMの基板を透かしてみた イメージであり、primary sideと基板を挟んで表裏両面 50

6

にSDRAMチップが実装されている。この例では、×8のSDRAMチップが全部で16個搭載されているので、DIMMのデータ幅64ビットでは同時に8チップとのみデータの授受を行えば良く、全体で2バンク構成となる。各バンクに割り当てられたチップをBO、B1として示すが、1つのCLKピンは4チップまとめて、DQSピンは2チップまとめて図示のように接続されることになる。

【0014】図4に示した×16のSDRAMは、DIMM上に2個のバンクを有し、DIMMの片面についてのみ示している。primary sideのみに8個のチップが実装される。この例では、×16個のSDRAMチップが全部で8個搭載されているので、DIMMのデータ幅64ビットでは同時に4チップとのデータの授受を行えばよく、全体で2バンク構成となる。各バンクに割り当てられたチップをBO、B1として示すが、1つのCLKビン及びDQSピンは各2バンクを構成する2チップに図示のように共通に接続されることになる。

【0015】図5に示した×8のSDRAMはDIMM上に1個のバンクを有し、primarysideのみに8個のSDRAMチップが搭載されている。この例では、×8のSDRAMチップが全部で8個搭載されているので、DIMMのデータ幅64ビットでは同時に全てのチップとデータの授受を行い、全体で1バンク構成となる。1つのCLKピンは4チップに共通に接続され、DIMM全体ではCLKピンは2ピンのみが使用され、残りの2ピンはチップには接続されない場合が示してある。1つのDQSピンは1チップのみに図示のように接続されることになる。

0 【0016】以上、どのDIMMでも、DIMMからの 16ビットのデータ幅に対して1つのDQSがDIMM からデータに同期して戻ってくることになる。本発明で は、データと共にDQSが各DIMMからコントローラ に戻ってくるようなシステムで、このDQSをコントロ ーラがデータをフェッチするタイミングを作るための信 号として利用する。

【0017】図6はこの発明に係る半導体メモリシステムの第1の実施の形態による全体のブロック構成を示している。この半導体メモリシステムは、図示のようにコントローラ10といくつかのDIMM(本例ではDIMM1~DIMM4の4個)とから構成されている。コントローラ10は、アクセスに際し各DIMMに対してクロックCLKを出力する。各DIMMはそれぞれこのクロックCLKに同期してデータの読み出し動作を行う。そして、各DIMMからはデータDQとリターンクロックDQSがコントローラ10に戻ってくる。

【0018】図7は、図6に示した半導体メモリシステムにおけるデータ読み出し時のタイミングチャートである。なお、図では、説明の都合上、2個のDIMM1、DIMM4のタイミング関係についてのみ示している。

る。

る。

30

DIMM1はクロックCLK (DIMM1)を受け、こ のクロックCLKに同期してデータDQを出力すると同 時にリターンクロックDQSを出力する。DIMM4は これより遅れて、CLK(DIMM4)を受けてデータ DQを出力すると同時にリターンクロックDQSを出力 する。

【0019】 コントローラ10が受けるデータDQとリ ターンクロックDQSとは図7中の下側に示されている ようになる。リターンクロックDQSはデータDQと同 期しているから、コントローラ10のアクセス要求のク ロックCLKからリターンクロックDQSまでの遅れ時 間を測定すれば、データフェッチのためのストローブ信 号を立てるタイミングを設定することができる。ただ し、コントローラ10が受けるリターンクロックDQS は、DIMM相互間のフライトタイムによるスキューが あるため、図中の時間fs で示された後にストローブ信 号を立てなければならない。すなわち、最も遅く戻って くるリターンクロックDQSの直後にデータをフェッチ すれば、どのDIMMへのアクセスでも確実にそのデー タをフェッチできる。すなわち、図中、破線を施した部 分のタイミングでストローブを立てれば良い。しかし、 この部分は非常に狭い時間の範囲で正確にストローブ信 号を立てる必要があり、データと共に戻ってくるリター ンクロックDQSをリアルタイムで使用してフェッチタ イミングを発生することは難しい。そこで、リターンク ロックDQSをフライトタイムを測定する信号として利 用して、コントローラ内部でタイミングを正確に発生さ せることが必要になる。このような制御を行う制御回路 の構成を図8に示す。この制御回路は、前記図6中のコ ントローラ10内に設けられている。

【0020】メモリを搭載したシステムでは、電源を立 ち上げてシステムを実際に動作させる前にメモリテスト などの動作(パワーオンテスト)を行うのが普通であ る。このメモリテストの期間に各DIMMにコントロー ラからアクセスを行い、リターンクロックDQSのフラ イトタイムを測定し、最大のフライトタイムを検出する のが、この制御回路である。

【0021】図8において、CKはシステム動作の基本 となるシステムクロックである。このクロックCKは、 バッファ21でバッファされ、DIMMアクセスのため のクロックCLKとして前記各DIMMに出力される。 22はアクセスコントロール部であり、このアクセスコ ントロール部22でコマンドCOMMとアクセスの先頭 となるクロックCLKの指定がなされる。コマンドCO MMは、バッファ23でバッファされ、前記各DIMM に出力される。また、アクセスコントロール部22から の信号でメモリをアドレス指定するためのアドレスAd dが作られるが、パワーオンテスト時には異なるDIM Mのアドレスが全て発生されるようなアドレス発生回路

出力される。通常動作時には、アクセスコントロール部 22からの信号でメモリをアドレス指定するためのアド レスAddがアドレス発生回路(Add Gen)25 から出力される。上記両アドレス発生回路24、25の 出力は、スイッチ回路26により、パワーオンテスト時 と通常動作時とで選択され、さらにバッファ27でバッ

ファされて、前記各DIMMにアドレスとして出力され

8

【0022】また、上記アクセスコントロール部22か らの出力はバースト長計数回路28に入力される。この バースト長計数回路28はフライトイタイムを計測する タイミングを設定するもので、例えばメモリアクセスの 先頭クロックの次のサイクルから最大データのバースト 長-1サイクルの間の時間に相当する時間を計数する。 このようにバースト長計数回路28で、先頭クロックの サイクルから計数を開始しない理由は、リターンクロッ クDQSがきちんと0101…の矩形状波形となってか ら計測を開始するためである。このバースト長計数回路 28によりフライトイタイム計測の時間が計数される。 そして、このバースト長計数回路28からの出力で2個 のコントロールバッファ29、30の動作が制御され

【0023】上記両コントロールバッファ29、30 は、上記バースト長計数回路28で上記時間の計数が行 われている期間に動作可能状態とされ、動作状態のとき に一方のバッファ29は上記システムクロックCKをバ ッファし、また、他方のバッファ30はメモリから出力 されるリターンクロックDQSをバッファする。上記両 バッファ29、30の出力は、等価な遅延時間Dを持つ 波形整形回路31、32を介して、最大フライトタイム 測定回路33に入力される。

【0024】上記最大フライトタイム測定回路33は、 上記バッファ29及び波形整形回路31を介して入力さ れるシステムクロックCKを遅延し、上記バッファ30 及び波形整形回路32を介してリターンクロックDQS が入力した時点でリセットされる遅延部34と、上記遅 延部34の遅延状態が入力され、上記遅延部34のリセ ット直前の遅延状態を記憶する遅延レジスタ部(delayl ine registor) 35とから構成されている。

【0025】36は上記遅延部34と同様の構成を持つ 遅延部であり、この遅延部36は、上記遅延レジスタ部 35の内容が入力されることにより、上記遅延部34と 同等の遅延が生じるように制御される。そして、この遅 延部36には上記システムクロックCKが入力され、先 の遅延部34で生じた遅延時間と同等の遅延時間を持つ 遅延を上記システムクロックCKに与える。上記遅延部 36の出力はバッファ37でバッファされ、コントロー ルバッファ38にデータフェッチ信号として与えられ る。このコントロールバッファ38はデータフェッチ信 (DIMM Add Gen) 24からアドレス信号が 50 号が与えられたときに、前記DIMMからの読み出しデ

ータDQをフェッチし、読み込みデータとして取り込ま れる。なお、図8中のバッファ39は、前記DIMMに 対してデータの書き込みを行う際に書き込みデータをバ ッファし、DQとして出力するバッファである。

【0026】このような構成のコントローラにおいて、 最大フライトタイム測定回路33では、注目アクセスの クロックCKが遅延部34上を伝播する。一方、この注 目クロックのリターンクロックであるDQSを受けて、 遅延部34がリセットされると同時に遅延部34の状態 が遅延レジスタ部35にセットされる。この遅延レジス 10 タ部35のセットは各DIMMについて行われ、遅延部 34上を最も遠くまで信号が伝播した状態が遅延レジス タ部35にオーバーライトされることになる。そして、 遅延レジスタ部35にセットされた状態は、最もフライ トタイムがかかった場合のフライトタイムに相当する遅 延状態となる。コントローラからDIMMへの通常のデ ータアクセスにおいては、この状態が利用されることに なる。

【0027】すなわち、システムクロックCKはバッフ ァ21を経由してクロックCLKとしてDIMMに入力 20 されると共に遅延部36にも入力されているので、この 遅延部36における最大のフライトタイムの遅延後に、 遅延部36から出力されて、データフェッチ信号とな る。このタイミングでは、前記図7に示したようにデー タを確実にフェッチすることができる。

【0028】なお、遅延レジスタ部35のセット動作は 通常のアクセス時も続けて行われるようにしても構わな い。これは遅延レジスタ部35は常に最大の遅延状態を 保持するようになっているからで、通常アクセス時でも システムの状態によるフライトタイムの最大値をセット 30 して確実なデータフェッチができるようになる。

【0029】図8に示したコントローラでは回路規模を 比較的が小さくすることができる。しかし、図7から分 かるように、各D I MMのフライトタイムのばらつきが 大きく、図中のスキューがクロックのサイクルタイムを 越すと、図中、斜線で示した時間帯を設定することがで きなくなってしまい、データフェッチができなくなる場 合がある。

【0030】次にこの発明の他の実施の形態について説 明する。この実施の形態では先の実施の形態による不都 40 合を取り除くようにしたものである。前記図6に示した ように、データバスであるDQ及びDQSのバスは全て のDIMMに共通であるので、アクセス時間をDIMM 相互間で切り替えるときには、バスでのデータ等の衝突 を避けるために何サイクルかバスにデータを出力しない 期間を設けてデータの衝突を避けるようにする。コント ローラ側から見ると、この期間はデータ転送にギャップ ができるために、データ転送の効率を下げる時間とな る。そこで、この期間をできるだけ短くして、しかもデ ータの衝突を避けながら、確実にデータをフェッチでき 50 サイクルタイムをほぼデータフェッチウィンドウとして

10

るシステムが必要になる。また、このDIMM相互間を アクセスが移る際のデータギャップサイクルがあるため に、フライトタイムをDIMM毎に考慮してデータをフ ェッチすることが可能となる。

【0031】図9に、DIMMの1サイクルのアクセス の後、続けてDIMMをアクセスする場合のタイミング チャートを示した。図中で太い線で示したクロックサイ クルは、バスにデータを出力しないサイクルである。リ ターンクロックDQSもデータDQ出力と同時に有効で ないときには高インピーダンス状態に設定している。こ のために、データアクセスの先頭サイクルではリターン クロックDQSは中間状態から1への変化となり、フラ イトタイムを測定する信号としてはこの先頭サイクルは 使用できない。しかし、このようにリターンクロックD QSを変化させることにより、DIMM切り替え時のギ ャップサイクルを最小にすることができる。先頭サイク ルから0、1変化のリターンクロックDQSを作るに は、先頭サイクルの1つ前のサイクルでリターンクロッ クDQSは0の低インピーダンス状態となっていなけれ ばならず、このサイクル分のバス衝突を避けるためにギ ャップサイクルが増えることになるからである。

【0032】図9のタイミングチャートにおける上の部 分は図7に対応するものであり、バスにデータを出力し ないサイクルが各D I MMにどう伝わりコントローラへ のデータに反映してくるかを見るものである。従って、 図7と同様に全てのDIMM (図ではDIMM1とDI MM4のみ示している)が同時にデータを出力している ように示している。また、図7と同様に全てのDIMM のフライトタイムを満足するデータフェッチのウィンド ウに斜線を施している。

【0033】また、図9のタイミングチャートにおける 下の部分は、コントローラが見た状態であり、図中の太 い線で示した部分がバスでの衝突が起こらないようにコ ントロールされたサイクルであり、データD.Q及びリタ ーンクロックDQSの高インピーダンス状態に対応して いる。2つのDIMMからのバス状態が低インピーダン ス状態で重なっていてはいけない。フライトタイムのス キューによって、この太い線の部分のサイクルを何サイ クルとればよいかが決まるが、図9はフライトタイムの スキューは1サイクル以下の場合であるので、高インピ ーダンス状態に設定する太い線の部分は1サイクルで十 分となっている。

【0034】このように制御されていると、DIMM毎 にフライトタイムを考慮してデータのフェッチタイミン グを設定することができ、図9中の下半分に斜線を施し たようなデータフェッチのウィンドウが得られる。フラ イトタイムのスキューが無視できて、クロックCLKと リターンクロックDQS、リターンクロックDQSとデ ータDQ等の間のタイミングのスキューを無視すれば、

利用できることになる。

【0035】なお、フライトタイムのスキューをδと し、クロックのサイクルタイムをTとすれば、異なるフ ライトタイム間でデータDQやリターンクロックDQS が低インピーダンスで衝突しないようにするために高イ ンピーダンス状態として指定するサイクル数(全てのD IMMでデータを出力しないクロックサイクルの数)は $(\delta/T$ を越えない最大の整数) + 1 サイクルとなる。 【0036】図10は上記のような制御を行う制御回路 の構成を示す。この制御回路は、前記図6中のコントロ 10 ーラ10内に設けられている。すなわち、この図10に 示したコントローラ10は、DIMM毎または信号のフ ライトタイムが大きく異なるアクセスブロック毎にフラ イトタイムを測定して、データのフェッチタイミングを 形成する例である。このコントローラ10には、基本的 には図8に示した回路内で、フライトタイムを測定し、 この測定結果に基づいてシステムクロックCKを遅延す る回路部分が、DIMM毎に設けられている。すなわ ち、各DIMM、またはフライトタイムが大きく異なる アクセスブロック毎に、フライトタイムの測定回路を設 20 けて、これらフライトタイムの測定回路を切り替えよう にしている。なお、パワーオンテスト時にはまず全ての DIMMがアクセスされるようにアドレスを発生するの は図8の場合と同じである。従って、図8に対応した回 路部分には同じ符号を付してその説明は省略し、図8の ものとは異なる箇所のみを説明する。

【0037】この実施の形態のコントローラでは、新たに、DIMMのアドレス毎に最大フライトタイム測定回路33を切り替えるための切り替え信号BO、B1、B2、…をバースト長計数回路28で発生させている。ま30た、DIMMへのアドレスAddとコマンドCOMMとに基づいて、どのDIMMに対してアクセスか行うのかを検出するアドレスデコーダ(DIMM Add Dec)40をDIMMのアドレス毎に設けている。さらに、上記各アドレスデコーダ40の出力に基づいて前記システムクロックCKを前記遅延部36に出力制御するコントロールバッファ41をDIMMのアドレス毎に設けている。そして、各遅延部36の出力FO、F1、…はOR回路42を介して前記コントロールバッファ38に入力されている。

【0038】このような構成によれば、コントロールバッファ38の制御信号であるデータDQをフェッチするためのデータフェッチ信号は、DIMM毎または信号のフライトタイムが大きく異なるアクセスブロック毎に測定されたフライトタイムのうち最大のフライトタイムに基づいて発生される。

【0039】次に上記図8、図10中で用いられる回路の具体的な構成例について説明する。図11は前記最大フライトタイム測定回路33及び遅延部36の両方を含む回路の具体的な構成を示しており、図中、破線で囲ま 50

1 2

れた部分がこの両方の回路に該当している。すなわち、 この回路では複数個の遅延ユニット51が多段縦続接続 されている。

【0040】また、信号DQS′、信号CK′及びCK″は、前記リターンクロックDQS及びシステムクロックCKから、アドレス情報に基づいてスイッチされ、入力される信号を示している。信号DQS′は前記波形整形回路30を通過することによって信号dqsとなり、さらにこの信号dqsがインバータ52で反転されることにより、信号/dqsが上記各段の遅延ユニット51にそれぞれ入力される。

【0041】また、信号CK^{*}は前記波形整形回路29 を通過することによって信号CLとなる。この信号CL は、多段縦続接続された複数個の遅延ユニット51の初 段に入力される。

【0042】また、各段の遅延ユニット51には信号 P、/Pがそれぞれ入力される。この信号P、/Pは、信号 d q s が立ち上がった時点で幅 d を持つパルス信号を発生して、前記遅延部34に相当する回路をリセットするための信号であり、図12に示されるように、信号 d q s を遅延する遅延時間 d の遅延回路53と、この遅延回路53の出力と上記信号/d q s が入力される NO R回路54と、このNOR回路54の出力を反転するインバータ55とから構成されている。

【0043】図11中の各遅延ユニット51の具体的な 回路を図13に示す。この遅延ユニット51には、前記 一方の遅延部34を構成する2個のクロックドインバー 夕56、57と1個のインバータ58とからなる回路が 設けられている。上記一方のクロックドインバータ56 は、入力端子が接地電位に接続されて、常時、〇が入力 され、上記信号Pが1のとき(信号/Pが0のとき)に 動作して入力信号を反転し、出力する。上記他方のクロ ックドインバータ57は、入力端子に上記信号CLが入 力され、上記信号/Pが1のとき(信号Pが0のとき) に動作して信号CLを反転し、出力する。上記両クロッ クドインバータ56、57の出力端子はインバータ58 の入力端子に共通に接続され、このインバータ58の出 力信号dCLが次段の遅延ユニット51に入力される。 【0044】また、遅延ユニット51には、前記遅延レ ジスタ部35を構成するNAND回路59、状態保持部 60及びインバータ61からなる回路が設けられてい る。上記NAND回路59には上記信号/dgaとCL とが入力され、上記インバータ61にはパワーオン信号 PowerONが入力される。上記状態保持部60はセ ット端子、リセット端子及びQ、/Qの相補出力端子を 有し、セット端子及びリセット端子には上記NAND回 路59及びインバータ61の出力信号がセット信号/S 及びリセット信号/Rとして入力される。

50 【0045】さらに、遅延ユニット51には、前記遅延

レジスタ部36を構成する2個のクロックドインバータ62、63と1個のインバータ64とからなる回路が設けられている。上記一方のクロックドインバータ62は、後段の遅延ユニット51から出力される信号ddC Kが入力され、対応する遅延ユニット51内の状態保持部60の出力信号Qが1のとき(信号/Qが0のとき)に動作して入力信号を反転し、出力する。上記他方のクロックドインバータ63は、前記信号CK"が入力され、対応する遅延ユニット51内の状態保持部60の出力信号/Qが1のとき(信号Qが0のとき)に動作して10入力信号を反転し、出力する。上記両クロックドインバータ62、63の出力端子はインバータ64の入力端子に共通に接続され、このインバータ64の出力信号dC Kが前段の遅延ユニット51に入力される。

【0046】遅延レジスタ部35では、信号/Pが1のときにクロックドインバータ57が動作し、クロックドインバータ57とインバータ58を信号CLが通過することによって、遅延された信号 dCLが得られる。信号Pが1のときは、クロックドインバータ57が非動作状態となり、代わりにクロックドインバータ56が動作状20態となる。このとき、このクロックドインバータ56には入力信号として0が入力されており、このクロックドインバータ56の出力信号が1になるので、信号 dCLは0となり、リセットされる。

【0047】遅延レジスタ部35では、信号/dqsが1(信号dqsが0)で信号CLが1とのとき、NAND回路59の出力信号であるセット信号/Sが0となり、状態保持部60がセットされる。この後、信号dqsが1に立ち上がったとしても、NAND回路59は再びセット信号/Sを出力しない。

【0048】一方、パワーオン信号PowerONが入力されると、インバータ61の出力信号であるリセット信号/Rが0となり、状態保持部60がリセットされる。遅延レジスタ部36では、状態保持部60の出力信号Qが1のときは先の遅延レジスタ部33と同様に、クロックドインバータ62とインバータ64を信号ddCKが通過することによって、遅延された信号dCKが得られるが、状態保持部60の出力信号/Qが1のときは、その遅延ユニット51に入力されている信号CK″を前段の遅延ユニット51に伝える。

【0049】図14は、図13中の状態保持部60の内部回路構成を示している。この回路は、電源電圧の供給ノードと接地電圧のノードとの間にソース、ドレイン間が直列に挿入されたpチャネルMOSトランジスタ71、nチャネルMOSトランジスタ72、73と、同じく電源電圧の供給ノードと接地電圧のノードとの間にソース、ドレイン間が直列に挿入されたpチャネルMOSトランジスタ74、nチャネルMOSトランジスタ75、76とから構成されている。そして、上記トランジスタ71、73の両ゲートには前記セット信号/Sが、

14

上記トランジスタ74、76の両ゲートには前記リセット信号/Rがそれぞれ入力され、上記トランジスタ71、72の直列接続ノードの信号は前記出力信号Qとして出力されるとと共に上記トランジスタ75の近列接続ノードの信号は前記出力信号/Qとして出力されるとと共に上記トランジスタ72のゲートに入力される。

【0050】このような構成の状態保持部60は、基本的にはフリップフロップ回路であり、セット信号/Sが0になると、トランジスタ71がオンして、出力信号Qが1となる。このとき、リセット信号/Rは1であり、トランジスタ76はオンしている。そして、出力信号Qが1になると、トランジスタ75がオンし、出力信号/Qは0となる。セット信号/Sが1の状態で、リセット信号/Rが0になると、上記の場合とは反対に、出力信号Qが0になり、/Qが1になる。

【0051】図15は、上記図11ないし図14に示さ れた回路で発生される各信号のタイミング関係を示して いる。この例はバースト長が2の場合を示している。ま た、クロックCLKからDIMM1のデータが戻ってく るまでのフライトタイムを△1、DIMM4のデータが 戻ってくるまでのフライトタイムを△4で示してある。 リターンクロックDQSのバースト動作の最初の信号 は、前記のように高インピーダンスの中間レベルから1 へ遷移するので、信号として遷移がはっきりしない可能 性があり、2番目以降のDQSの遷移を使うことにな る。従って、フライトタイムを測定するクロックは内部 クロックCLからDQSまでで、この遅延量が Δ 1、 Δ 4となる。遅延部34のリセット信号Pは、DQS(d 30 qs)の立ち上がりでパルスとして発生され、遅延ユニ ット51の出力信号を全て0にして状態保持部60のセ ット状態がさらに進行してしまわないようにしている。 【0052】なお、上記説明ではフライトタイムの測定 にリターンクロックDQSを用いる場合について説明し たが、これはDQSを用いずに、データを書き込む煩わ しさが許容できるならば、データとして010101… の交互パターンをDIMMに書き込んで読み出せば、D QデータそのものをリターンクロックDQSの代わりに 用いることができることはいうまでもない。

[0053]

【発明の効果】以上説明したようにこの発明によれば、データフェッチのためのストローブ信号のタイミングの決定を容易に行うことができると共に、どのようなフライトタイムにも対応できるシステムを構成することができ、もって高速なメモリボードのシステムが実現できる半導体メモリシステムを提供することができる。

【図面の簡単な説明】

【図1】この発明の半導体メモリシステムで使用される DIMMの構成例を示す図。

50 【図2】SDRAMチップを用いて構成したDIMMの

例を示す平面図。

【図3】SDRAMチップを用いて構成したDIMMの 例を示す平面図。

【図4】SDRAMチップを用いて構成したDIMMの 例を示す平面図。

【図5】SDRAMチップを用いて構成したDIMMの 例を示す平面図。

【図6】この発明に係る半導体メモリシステムの第1の 実施の形態による全体のブロック構成図。

【図7】図6に示した半導体メモリシステムにおけるデ 10 ータ読み出し時のタイミングチャート。

【図8】図6中のコントローラ内に設けられた制御回路の回路図。

【図9】この発明に係る半導体メモリシステムの他の実施の形態におけるデータ読み出し時のタイミングチャート。

【図10】この発明に係る半導体メモリシステムの他の 実施の形態による制御回路の回路図。

【図11】図8及び図10中の最大フライトタイム測定回路及び遅延部の両方を含む回路の具体的な構成図。

【図12】図11中の回路で使用される信号を発生する 回路を示す図。

【図13】図11中の各遅延ユニットの具体的な回路を示す図。

【図14】図13中の状態保持部の内部回路構成を示す図。

【図15】図11ないし図14に示された回路で発生される各信号のタイミング関係を示すタイミングチャー

١.

【図16】DIMMの一般的な構成を示す平面図。

【図17】コントローラとDIMMとが搭載された従来のメモリボードの概念図。

16

【図18】図17に示す従来のメモリボードにおけるデータ読み出し時のタイミングチャート。

【符号の説明】

10…コントローラ、

DIMM1~DIMM4···DIMM

10 21、23、27、37、39…バッファ、

22…アクセスコントロール部、

24…アドレス発生回路 (DIMM Add Gen)、

25…アドレス発生回路(Add Gen)、

26…スイッチ回路、

28…バースト長計数回路、

29、30、38、41…コントロールバッファ、

31、32…波形整形回路、

33…最大フライトタイム測定回路、

20 34、36…遅延部、

35…遅延レジスタ部、

40…アドレスデコーダ (DIMM Add De c)、

42…OR回路、


51…遅延ユニット、

56、57、62、63…クロックドインバータ、


59···NAND回路、

60…状態保持部。

【図1】





【図2】



【図3】


x8 SDRAM DIMM 上 2Banks 16 チップ搭載 mary Side Secondary Side








【図4】


x16 SDRAM DIMM上2Banks 8チップ搭載 Primary Side only











【図18】

